 |
||
|
||
Accueil > Forum TERATEC > Café Européen de la Recherche
Forum TERATEC 2016
Mardi 28 et mercredi 29 juin 2016 - Ecole Polytechnique
Le Café Européen de la Recherche
Le Forum Teratec a proposé un espace nouveau, dédié aux projets et initiatives de recherche européens dans les domaines de la simulation numérique, du HPC et du Big Data.
Son objectif est de promouvoir ces projets, en favorisant les échanges et les synergies avec le public du Forum Teratec issu du monde industriel, technologique, académique et la presse professionnelle.
 |
|
| L'INRIA est partenaire du Café européen de la Recherche |  |
 |
|
 |
COLOC |
L’évolution des infrastructures HPC implique une gestion beaucoup plus fine de la localisation des données pour réduire le temps d’accès à ces données et le coût de transfert entre les différents processeurs qui les partagent. C’est pourquoi le projet COLOC va développer des méthodes et des outils permettant de modéliser l’architecture d’un système HPC et d’utiliser les informations de topologie ainsi obtenues pour optimiser le placement des applications, des processus et des données. Le principal outil de modélisation HWLOC & NETLOC sera développé par l’INRIA tandis que l’UVSQ aidera à l’analyse détaillée des performances avec MAQAO. L’environnement Scilab ainsi que le solver FOISOL seront également adaptés pour bénéficier de cette nouvelle approche tandis que la validation sera faite par des industriels (Dassault Aviation et ESI/Efield) qui ont des applications dans différents domaines : la Mécanique des Fluides (CFD - Computational Fluid Dynamics), l’Électromagnétisme (CEM - Computational Electromagnetics) et la Mécanique des Structures (CSM - Computational Structural Mechanics). |
|
|
|
 |
EXDCI |
EXDCI objective is to coordinate the development and implementation of a common strategy for the European HPC Ecosystem. The two most significant HPC bodies in Europe, PRACE and ETP4HPC, join their expertise in this 30-months project with a budget of € 2.5 million, starting from September 2015. EXDCI aims to support the road-mapping, strategy-making and performance-monitoring activities of the ecosystem, i.e.:
|
|
|
|
  |
|
Présentation du projet The FIPS project aims to significantly increase energy-efficiency of supercomputers, thus opening them up to a wide range of new applications and users. With the RECS|Box System, a highly scalable heterogeneous hardware platform is developed, which seamlessly integrates CPUs (general purpose and embedded ones), Field Programmable Gate Arrays (FPGAs), GPUs and many-core processors. To ease programming of the platform, FiPS is setting up a programming methodology, simplifying the usage of the heterogeneous computing devices as processing elements in a holistic integrated hardware and software server eco-system. The main goal of the project is to develop a new class of low-power TCO-optimised appliances with built-in efficiency and dependability enhancements. The appliances will be easy to integrate with a broad ecosystem of management software and fully software-defined to enable optimisation for a variety of future demanding applications in a cost-effective way. The M2DC flexible server architecture with heterogeneous hardware including ARM CPUs and FPGAs will enable customisation and smooth adaptation to various types of data centres, while advanced management strategies and system efficiency enhancements (SEE) will be used to achieve high levels of energy efficiency, performance, security and reliability. |
|
|
|
 |
MONT-BLANC 3 |
La troisième phase du projet Mont-Blanc rassemble un nouveau groupe de partenaires autour de l’objectif de concevoir une plateforme HPC basée sur des processeurs ARM, ainsi que l’écosystème logiciel correspondant. En octobre 2011, le consortium Mont-Blanc a lancé la première phase d’un projet visant à explorer une alternative à haute efficacité énergétique pour les supercalculateurs, basée sur des processeurs mobiles basse consommation, et avec l’ambition de définir de nouveaux standards pour l’ère de l’Exascale. Cinq ans plus tard, le prototype Mont-Blanc totalement fonctionnel a permis aux membres du projet de démontrer la viabilité de cette approche consistant à mettre au service du HPC une technologie standard embarquée Européenne. Le projet a également défini un ensemble d’outils de développement et porté de vraies applications scientifiques dans ce nouvel environnement. La troisième phase du projet Mont-Blanc poursuit son approche holistique, englobant le matériel, le système d’exploitation et les outils, ainsi que les applications. |
|
|
|
 |
POP |
Présentation du projet : L’évolution rapide de la complexité et de l’hétérogénéité des infrastructures HPC impose la modernisation du code des applications de calcul intensif pour qu’elles puissent exploiter la puissance de telles infrastructures. Mais la modernisation de code n’étant pas une tâche facile le CoE (Centre of Excellence) POP a été créé pour fournir des services d’analyse de performance et des recommandations de modifications de code à faire pour résoudre les problèmes identifiés. Ces services sont destinés à tout type de client : industriel, centre de recherche, ou université ; et s’appliqueront aussi bien à un logiciel libre qu’à un logiciel propriétaire. Ces analyses seront réalisées sur le système du client avec des outils tels que Paraver, Dimemas, Scalasca, Vampir, SimGrid, etc. que les partenaires du projet POP maîtrisent parfaitement. Si besoin, le projet pourra aussi réaliser un PoC (preuve-de-concept) pour démontrer l’efficacité d’un type de modification de code sur un module représentatif du code de l’application. De plus, diverses formations seront proposées pour permettre aux clients d’utiliser eux-mêmes les outils d’analyse de performance, d’interpréter les résultats (les traces) générés par ces outils, et d’identifier le type de modifications à faire dans le code pour le rendre plus efficace. L’amélioration des applications permettra à la recherche et à l’industrie d’être plus productives (réduction de gaspillage de temps et d’énergie, etc.) et de produire des résultats de meilleure qualité, donc d’être plus compétitives. |
|
|
Pour toute autre information concernant le Café Européen de la Recherche, prière de contacter :
Jean-Pascal JEGU
Tél : +33 (0)9 70 65 02 10 - Mob.: +33 (0)6 11 44 49 59
jean-pascal.jegu@teratec.fr
Campus TERATEC
2, rue de la Piquetterie
91680 BRUYERES-LE-CHATEL
France